芯片的 3 纳米、2 纳米到底指什么？这个数字早就不是尺寸了
量遍一块“3 纳米”芯片，也找不到哪一处恰好是 3 纳米。它是一代工艺的名字，跟车型编号差不多。
3 纳米、2 纳米都不是芯片上某个东西的实际长度。台积电在 2022 年底的 IEDM 学术会议上披露过自家 N3 工艺的一个尺寸：相邻两根栅极的中心距是 45 纳米，比名字大了十几倍。名字和尺寸早就各走各的，今天的“x 纳米”告诉你这是第几代工艺，不告诉你哪一处有多长。
工程师真正去量的两个数
芯片上密密麻麻排着的是晶体管，每个晶体管有一根“栅极”，作用像水龙头的阀门，管着电流通还是不通。衡量一代工艺做得有多密，工程师最常看两个数。一个是栅极间距，也就是相邻两根栅极中心之间的距离，它决定一排晶体管能挤多紧。另一个是最小金属间距：晶体管上方叠着很多层金属连线，最底下那层线和线之间最窄能做到多少，决定了线能布多密。
IEEE 牵头编写的国际器件与系统路线图（IRDS），在 2021 年版里给每一代名字配过一组预估尺寸。排在一起看，名字和尺寸的落差很明显：
| 名字 | 栅极间距 | 最小金属间距 | 路线图对应年份 |
|---|---|---|---|
| 7 纳米 | 60 纳米 | 40 纳米 | 2018 |
| 5 纳米 | 51 纳米 | 30 纳米 | 2020 |
| 3 纳米 | 48 纳米 | 24 纳米 | 2022 |
| 2 纳米 | 45 纳米 | 20 纳米 | 2025 |
| 1 纳米 | 42 纳米 | 16 纳米 | 2027 |
从 7 到 2，名字缩了三倍多，栅极间距却只从 60 纳米缩到 45 纳米，少了四分之一。路线图里的“1 纳米”，栅极间距也还有 42 纳米。这组数是行业路线图的预估，各厂商的实际数值会有出入，比如台积电自己披露的 N3 栅极间距是 45 纳米，比表里的 48 纳米还紧一点。
那一代代到底进步在哪？主要是密度。间距缩一点，再加上晶体管结构、电路版图上的改进，同样面积里能放下的晶体管就多出一截。厂商嘴里的“更快”“更省电”，大多是从这多出来的一截里来的。
名字和尺寸是哪年分开的
早年间两者是一回事。上世纪七八十年代说一代工艺是 3 微米、1 微米，指的就是晶体管栅极的长度，放到显微镜下量得出来。英文维基百科的半导体器件制造词条写得很直白：大约从 1994 年起，这个数就对不上栅极长度了；2009 年以后，“节点”成了一个商业名称，只用来标记新一代工艺，和栅极长度、金属间距、栅极间距都没有关系。
名字为什么还一路往下报？因为这个行业多年来有个节奏：每一代把线宽缩到上一代的七成左右，面积就差不多缩一半，同样大的芯片能装下两倍的晶体管。名字也就大致按七成的比例往下排，22、14、10、7、5、3、2，一直排到今天。后来单靠缩尺寸越来越难，厂商改用立体结构等办法去凑那一半的面积，名字却照着原来的节奏继续往下走。
台积电负责研究的副总裁黄汉森 2019 年在 Hot Chips 会议上打过一个比方：这些数字就像车的型号，宝马 5 系、马自达 6，指的是下一代技术，数字本身是多少并不重要。
同样叫 3 纳米，三家的晶体管不一样
名字既然是各家自己起的，同一个数字在不同厂商那里就可能差得很远。2022 年，三星和台积电先后宣布 3 纳米量产，两家做出来的晶体管结构却不一样。
三星在 2022 年 6 月底宣布用 3 纳米工艺开始生产，而且一步换成了全环绕栅极（GAA）结构，它自己叫 MBCFET。当年 7 月三星办了首批出货仪式，第一批芯片交给了一家做加密货币矿机芯片的中国公司。三星给的数字是：和一个 5 纳米工艺相比（没说是哪一个），晶体管密度高 16%，性能高 23% 或者功耗低 45%。
台积电在 2022 年 12 月 29 日宣布 N3 量产，用的还是 FinFET，也就是鳍式晶体管，官网上写的就是“3 奈米鳍式场效晶体管”。全环绕栅极被它留到了下一代：官网写着 2 纳米（N2）采用第一代纳米片晶体管，已在 2025 年第四季度开始量产。
英特尔最能说明名字有多随意。2021 年 7 月，它干脆重新命名了自家工艺：原来叫“10 纳米增强型 SuperFin”的那一代改名 Intel 7，后面几代叫 Intel 4、Intel 3，再往后换成以“埃”为单位的 20A、18A。维基百科的半导体制造词条里有一句可以对照着看：台积电和三星的 7 纳米，定义上跟英特尔的 10 纳米差不多。2024 年 9 月，英特尔宣布放弃 20A、集中做 18A；2025 年 10 月公布的 Panther Lake，是第一款基于 18A 的处理器平台。
连给行业编路线图的 IRDS 都在 2021 年版里写明，不同代工厂和芯片公司之间，节点怎么命名“还没有共识”。发布会和参数表上常见的几种写法，可以这样对上号：
| 参数表上的写法 | 谁家的 | 晶体管结构 | 公开的时间点 |
|---|---|---|---|
| N3、N3E、N3P（常被写成“3 纳米”） | 台积电 | FinFET | N3 于 2022 年 12 月宣布量产 |
| 3GAA（“3 纳米”） | 三星 | GAA（MBCFET） | 2022 年 6 月底宣布开始生产 |
| N2（“2 纳米”） | 台积电 | 纳米片（GAA） | 2025 年第四季度量产 |
| Intel 7 | 英特尔 | FinFET | 原名 10 纳米增强型 SuperFin，2021 年 7 月改名 |
| 18A | 英特尔 | RibbonFET（GAA）加 PowerVia 背面供电 | 2025 年 10 月公布首款产品 Panther Lake |
| A16 | 台积电 | 纳米片加背面电轨 | 路线图上排在 2 纳米之后，标在 2026 年 |
晶体管换过两次形状
名字可以随便起，结构上的变化却是实打实的。把晶体管想成一根软水管，栅极就是捏住水管的那只手：捏得越牢，关的时候越关得死，开的时候越开得快。晶体管越做越小，“关不死”就成了大麻烦，电流会从关着的阀门底下漏过去，白白发热、耗电。
最早的平面晶体管，手只能从上面一面按住水管。英特尔在 22 纳米这一代最先把 FinFET 用进量产芯片，就是 2012 年上市的 Ivy Bridge：导电的沟道被竖起来，像一片鱼鳍，栅极从左、右、上三面包住它，漏电一下子好控制多了。之后十年，各家的 14、10、7、5 纳米，台积电一直到 3 纳米，用的都是这种鳍。
鳍也有尽头。维基百科引用的业内分析认为，台积电 3 纳米的改进只是渐进式的，因为鳍的高度、栅极长度、每个晶体管能放几片鳍，都已经碰到了极限。下一步就是全环绕栅极：把沟道切成几片横躺的薄片叠起来，栅极从四面整圈包住每一片。三星在 3 纳米、台积电在 2 纳米、英特尔在 18A 换上的都是这一类，只是名字各叫各的：MBCFET、纳米片、RibbonFET。
再往后的变化，已经不全在晶体管本身。一种是背面供电。过去电源线和信号线挤在芯片正面同一堆金属层里，现在把电源线挪到晶圆背面，正面腾给信号线，英特尔 18A 的 PowerVia、台积电 A16 的背面电轨都是这个思路。另一种是把两种晶体管上下叠起来，英特尔、三星、台积电都在学术会议上展示过这种叠层晶体管，离量产还有距离。
“性能高 23% 或功耗低 45%”要怎么读
每一代新工艺发布，厂商都会给一组百分比。拿几组公开数字摆在一起，读法就清楚了：
| 厂商的说法 | 拿什么比 | 要盯住的字眼 |
|---|---|---|
| 三星 3 纳米：密度高 16%，性能高 23% 或功耗低 45% | 一个没点名的 5 纳米工艺 | “或”：性能和省电只能二选一，不能同时拿满 |
| 台积电 N3E：逻辑晶体管密度是 N5 的 1.6 倍 | 自家 N5 | “逻辑”：缓存用的 SRAM 单元面积和 N5 一样，没缩 |
| 台积电 N3E：性能高 11% 到 32%，或能耗低 12% 到 30% | 自家 N5，测的是一颗 Cortex-A72 参考核心 | 区间很宽：取决于电路怎么配，测的也不是整颗芯片 |
| 台积电 N3P：速度高 5%，或功耗低 5% 到 10% | 自家 N3E | 同一代里的小改款，幅度自然小 |
这些数字都是在理想条件下、拿一小块参考电路测出来的。到了真正的芯片上，设计师会把省下来的功耗拿去换别的东西，比如多塞几个核心、把频率拉高，最后整机是更快、更省电，还是更热，要看这颗芯片怎么取舍。所以同一个工艺，做出来的手机可能一台很凉、一台很烫。
买手机、电脑时，这个数字值几分
2023 年 9 月，苹果的 iPhone 15 Pro 用上了 A17 Pro，这是第一款量产的 3 纳米手机芯片，出自台积电 N3B 工艺。上市没几周，就有用户抱怨机身发烫，有人测到 47°C。苹果的解释是软件缺陷，10 月 4 日推送 iOS 17.0.3 去修。最新工艺的芯片照样会被发热问题找上，因为整机烫不烫，还取决于软件、散热，以及厂商把性能调得多激进。
所以挑设备时，工艺名字可以当一条线索，别拿它下结论。同一品牌、同一系列换代时，工艺进步通常会落到续航和发热上，这时候它值得看。跨品牌比较时，别拿名字对名字，去看独立评测里的三样东西：同样亮度下的续航时长，连续跑二三十分钟重负载之后成绩还剩几成，以及每瓦能换来多少性能。这三样把工艺、芯片设计和散热一起算进去了，比参数表上那个纳米数诚实。
如果你平时主要刷网页、看视频、处理文档，上一两代工艺的芯片完全够用，为最新工艺多付的钱，未必能在日常里感觉出来。
2 纳米以后换成了“埃”
单位先换了。英特尔的 20A、18A，台积电路线图上的 A16、A14、A12，都用埃来标，1 埃等于 0.1 纳米。换单位是为了让数字能继续往下走，并不代表哪里真做到了 1.8 纳米或 1.6 纳米。IRDS 2021 年版给“1 纳米”预估的栅极间距是 42 纳米，是名字的四十多倍。
接下来几代的进步，会越来越多地来自“叠”和“拼”：晶体管上下叠，电源线挪到背面，几块小芯片封装在一起。这些改进塞不进一个纳米数里，名字能告诉你的东西只会越来越少。台积电介绍 A12 时直接写着，它是给 AI 和高性能计算准备的；大模型怎么把这些算力变成回答，《大语言模型到底在“想”什么》里拆过。量子计算则是另一条路，它不靠把晶体管做小来变强，能干什么、干不了什么，见《量子计算到底能干什么》。
常见问题
3 纳米芯片比 5 纳米快多少？
没有统一答案。厂商给的是参考电路上的“或”关系数字：三星说它的 3 纳米比一个 5 纳米工艺性能高 23% 或功耗低 45%，台积电说 N3E 比 N5 性能高 11% 到 32%，或能耗低 12% 到 30%，区间取决于电路怎么配。落到具体的手机和电脑上，要看芯片设计和独立评测，差别可能比这些数字小，也可能被发热吃掉。
英特尔的 18A 就是 1.8 纳米吗？
名字是这么暗示的，但它和“3 纳米”“2 纳米”一样，不对应芯片上任何实际尺寸。A 指埃，1 埃等于 0.1 纳米。英特尔在 2021 年 7 月改用这套命名，18A 这一代换上了 RibbonFET 全环绕栅极和 PowerVia 背面供电，2025 年 10 月公布了首款产品 Panther Lake。
为什么说台积电的 3 纳米还是 FinFET？
台积电官网对 N3 的描述就是“3 奈米鳍式场效晶体管”。它把全环绕栅极结构（它叫纳米片）留到了 2 纳米，N2 在 2025 年第四季度量产。三星的路线不同，在 3 纳米就换上了全环绕栅极。
手机芯片的纳米数越小，就越省电吗？
同一品牌、同一系列往新工艺迁移时，能效通常会变好；跨品牌比就不能这么推。第一款量产的 3 纳米手机芯片 A17 Pro 上市后也有人抱怨发热，苹果把原因归到软件并推送了更新。续航和发热要看芯片设计、散热和软件，独立评测里的续航与持续负载成绩比纳米数可靠。
中国大陆能造几纳米的芯片？
按公开信息，中芯国际 2021 年开始出货 7 纳米级芯片，2023 年 9 月发布的华为 Mate 60 所用的麒麟 9000S 就出自中芯；拆解机构 TechInsights 2025 年 12 月的分析认为，麒麟 9030 用的是中芯的 N+3 工艺。这些工艺和台积电、三星的同名工艺能不能直接对标，同样不能只看名字。
资料来源与延伸
- 英文维基百科 2 nm process 词条，IRDS 2021 年版各代栅极间距与金属间距的预估表
- 英文维基百科 3 nm process 词条，三星与台积电 3 纳米的量产时间、晶体管结构、性能说法，以及 IEDM 2022 披露的 N3 尺寸
- 英文维基百科 Semiconductor device fabrication 词条，“节点”从 2009 年起成为商业名称的说法
- 台积电官网逻辑制程技术页，N2 的量产时间，以及 A16、A14、A12 等后续节点
- 英文维基百科 iPhone 15 Pro 词条，A17 Pro 所用的 N3B 工艺与上市后的发热风波
更新记录：2026 年 9 月 13 日首发。量产时间和各家的性能说法取自写作时的官网与公开资料，之后有变动会记在这里。
长期跟踪科技报道，习惯把被讲复杂、或被讲浮夸的技术，对照公开资料一条条还原成普通人能判断的样子；也被各种“颠覆性”宣传忽悠过，才学会先核证据再下结论。开「看懂未来」专栏。了解更多